基于正交设计的免疫克隆遗传算法

针对遗传算法存在＂早熟＂及局部搜索能力弱等问题,提出一种基于正交设计的免疫克隆遗传算法,将正交实验设计原理、免疫克隆理论以及标准遗传算法有效结合起来,增强算法的收敛速度和搜索精度。对算法进行了验证,表明该算法求解精度高出几个数量级,寻找到全局最优解的次数明显增加。     

参数差异的同步电机过流故障问题

针对轧机主传动系统经常出现过流跳电废钢问题,通过对E轧机主传动故障波形的分析,参照同步电机控制原理进行判断,比照同步电机参数修改前后的不同记录波形,对同步电机参数进行修改,解决了由于参数不匹配导致的弱磁跳电问题。     

三电平逆变器系统仿真

针对三电平逆变器控制策略复杂以及存在中点电位不平衡的问题,对其电压空间矢量脉宽调制（SVPWM）原理进行了研究。采用了一种新的方法———首发矢量为正小矢量的SVPWM算法,将所有扇区都变换到第一扇区,简化了控制算法,给出了第一扇区各个小区间的判断规则,推导了合成参考电压矢量的各个基本电压矢量的作用时间,并介绍了SVPWM信号的产生方法。采取了一种新的控制策略———改变小矢量作用时间的方法解决了中点电位不平衡问题。此外,对系统进行了MATLAB仿真,证实了采取SVPWM算法的有效性和控制策略的优越性。     

数字脉冲燃烧控制技术在锻钢退火炉中的应用

阐述了数字脉冲燃烧控制技术的控制原理,提出了利用单纯型法寻优燃烧周期控制炉膛温度,给出了燃烧方式软件控制优化锻钢退火工艺。通过现场应用结果对比,该控制技术比传统控制技术在炉温控制中控制精度高,动态性能优越,节能约8%。     

Smith预估控制系统抗扰性能的改善

针对常规Smith预估控制系统扰动回调慢的弱点,从控制结构上进行改进,介绍接受扰动量输入的Smith预估控制A系统和加入微分反馈的Smith预估控制B系统。其中。后者符合二自由度控制思想。对二者从理论和工程实现两方面进行分析测试,与常规Smith预估控制系统进行曲线数据对比,给出二者动态性能的具体差别：A系统在扰动和控制通道模型一致的情况下,与常规Smith预估控制系统相比扰动回调时间和动态误差分别减小近70％和85％,B系统分别减小约50％和20％。     

基于提升小波变换的自适应盲水印算法

提出一种基于提升小波变换的自适应盲水印算法。该算法将水印新猫变换置乱加密,把原图像提升小波分解,并对对应位置的 3个高频系数排序,将最大值和最小值分成2Q-1个区间,当嵌入的信息不同时,使特征值处于不同区间。根据特征值所处的位置,实现盲水印提取。实验结果表明,该算法在各种攻击下具有较强的鲁棒性和可识别性。     

AES算法优化及其在ARM上的应用

提出一种高级加密标准(AES)算法的优化方案,适合在ARM处理器上运行长度均为128位的明文和密钥。将输入的明文和密钥按列优先原则排列成4×4的状态矩阵。对列混合、逆列混合以及密钥扩展进行优化,采用轮打开方式和轮不打开方式在S3C2440平台上实现该算法。结果表明,该算法可以在ARM上高效运行,并占用较少的ROM空间。     

支撑点扩展快速立体匹配方法的设计与应用

为精确构建计算机立体视觉中的视差图,提出了一种快速全局优化匹配算法。该算法采用吉布斯随机场模型描述空间点与其邻域之间的关系,由改进的Graph Cuts方法对空间点的邻域进行匹配来获取场景的致密视差图。首先,计算出一组具有明确匹配关系的稀疏匹配点,将这些匹配点命名为“支撑点”;然后,对每一个支撑点的邻域进行扩展,采用改进的Graph Cuts全局优化算法计算扩展后的邻域空间的匹配关系,并将满足一定匹配度的邻域点设置为新的支撑点。最后,重复上述步骤并逐级扩展,直至扩展出的匹配空间覆盖整个视图,进而获取待匹配图对的致密视差图。实验结果表明,该方法不仅对不同场景视差图的质量具有良好的一致性,而且匹配速度较快(匹配时间约为0.8~1.2 s),大大高于其他传统的全局匹配算法。为体现本文算法的实际应用价值,以Smart Eye Ⅱ立体视觉试验台为测试平台,对真实场景进行了视差图构建,取得了良好的试验效果。     

基于FPGA的16位数据路径的AES IP核

提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现,支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展,减少了硬件资源的占用。该方案在Cyclone II FPGA芯片EP2C35F484上实现,占用20 070个逻辑单元（少于60%的资源）,系统最高时钟达到100 MHz。与传统的128位数据路径设计相比,更方便与处理器进行接口。     

基于FPGA的低成本AES IP核的设计与实现

用硬件实现数据加密已成为信息安全的主流方向.本文提出了一种基于FPGA的低成本的AES IP核的实现方案.该方案轮内部系统资源共用,减少了系统资源的占用.输入密钥与输入数据复用8位数据总线,减少了硬件的接口数量.采用VHDL语言编程,利用QUARTUS Ⅱ 7.0进行了综合和布线,并进行了板级验证.器件采用CYCLONE Ⅱ EP2C35F672,占用25个引脚,实验测试表明在50MHz时钟频率下可以进行加密解密操作.